更新时间2018-12-27 09:49:45
首先 #CLOCK 送到 DFFSR 触发器 U6 的 CLK 脚,这个触发器的 R 为 LOW,D 接 #Q,S 在上电时保持为 LOW。那么 Q 和 #Q 的输出长度就等于 #CLOCK 的周期长度。Q 和 #Q 作为互补对称的方波输出到 DELAY 电路,在 IC 内部可以通过电阻来调节死区时间的长度,参见图2。如果是仿真可以不必理会这里的电路,我们更关注核心控制部分。这个触发器 U6 的输出 Q 对应着滞后桥的驱动 A,#Q 对应着滞后桥驱动 B。